TSMC намерена в 50 раз повысить производительность ИИ-систем — помогут 3D-чипы и кремниевая фотоника.

31.08.2026 Компания TSMC на конференции SEMICON Taiwan 2026 рассказала о новых технологиях для производства микросхем, которые внедряются в ответ на постоянно растущие требования к вычислительной мощности со стороны экосистемы ИИ. Компания акцентирует внимание на новых технологиях упаковки и сборки чипов, а также развивает направление технологий кремниевой фотоники. По словам Эйприл Ли (April Li), руководителя глобального подразделения по развитию бизнеса в области искусственного интеллекта и высокопроизводительных вычислений в TSMC, ежегодно наблюдается пятикратный рост спроса на вычислительные ресурсы для искусственного интеллекта, что создаёт постоянно растущие требования к вычислительным мощностям. В ответ на это TSMC интегрирует передовые технологические процессы, 3D-технологии сборки и кремниевую фотонику в свои решения для высокопроизводительных вычислений. По прогнозам компании, к 2029 году интеграция передовых методов компоновки SoIC и упаковки CoWoS позволит увеличить общую производительность системы в 50 раз по сравнению с технологиями, которые начали применяться в 2024 году. По словам Ли, гетерогенная интеграция — единственный способ преодолеть существующие ограничения в области вычислений. В 2026 году TSMC планирует внедрить 3D-интеграцию N2P-on-N3P, а в 2029 году — A14-on-A14 с шагом межсоединений 4,5 мкм. Компания также продолжает развивать технологию кремниевой фотоники COUPE. Применяемый в её рамках шаг соединения в 2–4 мкм позволяет снизить потери при передаче данных на скорости 112 Гбит/с всего до 0,06 дБ по сравнению с 1,38 дБ при использовании микровыступов, что помогает снизить энергопотребление и задержку до 10–20 наносекунд. Разработанная компанией TSMC платформа COUPE (Compact Universal Photonic Engine) использует технологию соединения TSMC-SoIC для интеграции электронных интегральных схем (EIC) с фотонными интегральными схемами (PIC), поддерживая при этом как решётчатые ответвители (GC), так и краевые ответвители (EC). Для дальнейшего увеличения пропускной способности TSMC реализует два направления развития. Одно из них предполагает увеличение скорости передачи данных по каждому каналу с 200 Гбит/с до более чем 400 Гбит/с при одновременном увеличении количества каналов с 16 до более чем 128, что позволит увеличить общую пропускную способность с 3,2 до более чем 12,8 Тбит/с. Второе направление предполагает расширение мультиплексирования с разделением по длине волны (WDM) с одной длины волны до 4, 8, 16 и более. Компания также решает проблемы, связанные с тестированием и проектированием, по мере того как технология совместно упакованной оптики (Co-Packaged Optics, CPO) получает более широкое распространение. TSMC внедрила оптическое тестирование на уровне пластин для устройств с краевой связью, что позволяет отсеивать бракованные кристаллы перед дорогостоящей сборкой оптоволоконных систем. Компания также представила оптическую платформу для проектирования полупроводников, которая позволяет проводить совместное электронно-фотонное моделирование для решения ключевых задач в области кремниевой фотоники. Платформа поддерживает инструменты Cadence и Synopsys, что помогает ускорить разработку новых продуктов.